这场在上海举办的 "AI 赋能 EDA 和 IP" 专题分论坛，核心结论很明确：AI 在 EDA 与 IP 领域已经不再是单点写代码的辅助工具，而是沿着定制电路设计、存储仿真、原生平台、可靠性验证、IP 生态这几条主线，把建模、设计、仿真、验证、签核串成一条可复用、可自动化的全链路。论坛由概伦电子联合行业专家和客户代表完成，覆盖 AI 驱动电路设计、存储芯片仿真、汉擎原生定制电路设计平台、芯片可靠性分析与验证，以及依托 DTCO 打造 IP 生态等方向，本质上是在回答一个问题：在先进工艺和 AI 芯片复杂度持续上升的背景下，EDA 工具和 IP 怎么协同，才能既提效率又守住验证可信度。

一、论坛背景：为什么要把 EDA 与 IP 放在同一条链路上讲

• 行业痛点：定制 IC 和 IP 开发周期长、专家经验依赖重，仿真验证占用大量人力；先进工艺下器件、PDK、标准单元库、IP 之间数据割裂，单点工具提效难以转化为全流程提速。
• 论坛定位："概览芯道伦筑底座 ——2026 概伦电子及生态伙伴技术研讨会" 中的专题分论坛，聚焦 AI for EDA+IP 的前沿技术与量产实践，而不是单纯做产品宣讲。
• 主线逻辑：EDA 是方法学和流程的载体，IP 是设计成果验证与复用的物理载体；两者协同，才能支撑功耗、性能、面积、成本优化，缩短上市周期。

二、分论坛覆盖的五大技术方向

三、全链路是怎么贯通的：从设计输入到验证闭环

1. 建模与数据底座：先把器件测试数据、工艺模型、PDK 和历史 IP 资产抽象成可被工具和 AI 读取的标准数据，解决 "垃圾进、垃圾出" 的问题。
2. 定制设计环节：在原生设计平台上完成原理图、电路优化和版图设计，AI 智能体承接参数调优、规则检查、重复调试等工作，工程师聚焦架构和关键决策。
3. 仿真与特征化：调用仿真器和库特征化工具，跑工艺角、电压、温度、老化等场景；通过并行计算、AI 建模和仿真压缩，减少暴力仿真的算力消耗。
4. 验证与可靠性签核：对电路、标准单元库、SRAM、eNVM 等做功能、良率、可靠性验证，形成可追溯的检查结果和质量报告。
5. IP 沉淀与复用：验证通过的电路和库沉淀为可复用 IP，再反哺 EDA 流程和 DTCO 平台，进入下一轮设计迭代。

四、论坛释放的关键判断

• AI 分层落地：按工具层提算法效率、流程层用智能体调用工具衔接任务、生态层联动晶圆厂 / IP 企业 / 大模型企业协同的路径推进，而不是让 AI 脱离可信 EDA 引擎直接出结果。
• 可信验证是底线：AI 可以做方案探索、代码生成、结果分析和工具调度，但关键计算、签核和可靠性判断仍要依托确定性 EDA 工具和物理仿真。
• 平台化与开放化：以统一标准打通工具孤岛、数据孤岛，支持多供应商工具互操作，是国产定制 IC 和 IP 生态落地的基础。
• EDA+IP 双引擎：IP 为 EDA 提供内部应用场景和流程实验场，EDA 为 IP 提供方法学、仿真验证和质量保障，两者深度耦合才能形成完整链路。

五、总结

这场分论坛的价值，在于把 "AI 赋能 EDA" 从概念拆解成了定制设计与验证全链路里的具体环节：前端电路设计有 AI 辅助优化，中端仿真建库有自动化和并行加速，后端验证可靠性有平台和流程兜底，最终通过 DTCO 和 IP 生态把成果沉淀复用。对芯片设计团队来说，可借鉴的思路不是盲目追求全自动造芯，而是先在建模、仿真、验证、建库这些数据密集、规则清晰的环节引入 AI，再用可信 EDA 工具守住设计质量，逐步打通从器件到 IP、从设计到签核的完整流程。

【相关 FAQ】

问题 1：AI 赋能 EDA 与 IP 的分论坛里，定制设计与验证全链路具体包含哪些环节？

回答 1：按照论坛梳理的流程，全链路依次包括器件建模与数据底座、定制电路与版图设计、仿真与库特征化、可靠性与良率验证签核、IP 沉淀复用五个环节；EDA 工具负责方法学和流程支撑，IP 作为验证与复用的物理载体，AI 在其中承担工具调用、重复调试、方案探索和结果分析等辅助工作。

问题 2：汉擎原生定制电路设计平台在 AI 赋能 EDA 与 IP 的链路中起什么作用？

回答 2：汉擎平台是定制设计环节的底层载体，NanoDesigner 原生支持汉擎数据库和 hPDK，串联原理图设计、电路仿真、版图设计与验证，采用 Python 原生架构并开放接口，既提升环节间数据复用效率，也为后续接入自动化流程和 AI 智能体提供基础，是贯通定制设计与验证全链路的平台底座。

问题 3：AI 在 EDA 与 IP 验证环节会不会替代工程师，验证结果是否可信？

回答 3：不会替代工程师。论坛和公开技术资料都强调，AI 智能体主要承接任务组织、工具调用、重复调试和结果分析，关键计算、物理仿真、签核和可靠性判断仍由确定性 EDA 工具完成；设计团队负责明确目标和专业判断，AI 负责提效，最终验证结论需要依托可信仿真引擎和质量检查体系。

问题 4：依托 DTCO 打造 IP 生态，和 AI 赋能 EDA 与 IP 有什么关系？

回答 4：DTCO 把工艺参数、器件模型、PDK、标准单元库、PPA 评估和 IP 开发串成闭环，AI 则加速建模、仿真、设计和验证环节；IP 在这个闭环里既是 EDA 流程的应用场景，也是验证结果的复用载体，两者结合才能缩短流片周期、降低量产失效风险，并支撑先进工艺下的 IP 持续迭代。

【参考资料】

[2026-11-11]（技术分论坛精彩回顾丨 AI 赋能 EDA 与 IP，贯通定制设计与验证全链路）概伦电子 Primarius

[2026-11-10]（概伦电子及生态伙伴 2026 技术研讨会分论坛精彩回顾）电子发烧友网

[2026-11-10]（机构调研记录：安联基金调研概伦电子）证券之星

[2026-11-09]（概伦电子：11 月 2 日接受机构调研，安联基金、南华基金等多家机构参与）证券之星

[2026-10-30]（上海概伦电子股份有限公司 2026 年第三季度报告）东方财富研报中心

[2026-10-01]（概伦电子总裁杨廉峰：EDA 产业逐步走向生态共荣）概伦电子

[2026-09-10]（同筑芯底座，共赢 "芯" 生态，概伦电子亮相 IDAS 2026）概伦电子

【免责声明】

本文内容基于公开论坛报道、企业公开资料及机构调研信息整理，部分技术细节以企业官方正式发布为准；文中涉及的产品能力、效率数据和平台进展仅作行业交流参考，不构成任何采购、选型或投资建议。不同工艺节点、设计场景和客户项目的实际效果存在差异，具体方案请以官方技术文档和实测验证结果为准。